• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本揭露係關於記憶體裝置的漂移管理。在至少一實施例中，本揭露之記憶體裝置可包括一相變記憶體及開關(以下稱為「PCMS」)記憶格及一能實施漂移管理以控制漂移的記憶體控制器。也將說明並主張其他實施例。
    公开号:TW201320077A
    申请号:TW101119330
    申请日:2012-05-30
    公开日:2013-05-16
    发明作者:Elijah V Karpov；Gianpaolo Spadini
    申请人:Intel Corp；
    IPC主号:G11C13-00
    专利说明:
    相變記憶體及開關(PCMS)記憶體裝置中之漂移管理
    本揭露之主體一般係關於相變記憶體及開關(PCMS)記憶體，且特別是關於管理PCMS記憶體裝置中之漂移的方法及設備。
    相變記憶體(PCM)裝置使用為可在一般非晶與一般結晶態之間電性切換之材料的相變材料，如同一電子記憶體。用於記憶體應用之典型的PCM材料包括多成分硫屬(如Ge2Sb2Te5(GST))，其在電場下經歷可逆及快速的非晶至結晶相變。使用明顯不同的非晶和結晶態電阻作為兩種記憶體狀態，「0」(RESET)和「1」(SET)。相變材料的狀態亦為非揮發性。因此，當記憶體設定在代表電阻值的狀態時，即使關閉電力，仍會保留電阻值直到重新編程為止。可藉由分層PCM儲存元件及雙向定限開關(OTS)從記憶格建立可縮放及可堆疊的非揮發性PCMS裝置。這些垂直的積體記憶格可嵌入交叉點陣列中，其堆疊在用於解碼、感測、及邏輯功能之CMOS電路的頂部。已知PCM材料會顯示用於記錄和讀取PCM資訊之可測量裝置參數(如臨界電壓及電阻)中的自發變化、或漂移。因此，漂移管理係出於對PCMS記憶體裝置的考量。
    在以下詳細說明中，透過圖示方式，參考顯示可實行所主張之主體的具體實施例之附圖。充分詳細地說明這些實施例以使本領域之熟知技藝者能實行本主體。須了解到雖然各種實施例不同，但不一定互斥。例如，在不脫離所主張之主體的精神及範圍下，可在其他實施例內實作本文中所述之關於一實施例的特定特徵、結構、或特性。在本說明書內參考「一個實施例」或「一實施例」表示關於實施例所述之特定特徵、結構、或特色係包括在所主張之主體內包含的至少一實作中。因此，使用「一個實施例」或「在一實施例中」之措辭不一定係指相同實施例。另外，須了解在不脫離所主張之主體的宗旨及範圍下，可修改一或更多所揭露之實施例內的個別元件之位置或排列。於是，對以下詳細的說明不採取限制觀點，且僅由所附的申請專利範圍、適當的解釋、連同具有所附的申請專利範圍權力的等效物之全部範圍來定義主體範圍。在圖示中，相似數字係指在多方面下相同或相似的元件或功能性，且本文中所描述的元件不一定互成比例，而是可能放大或縮小個別元件以便更容易了解本說明之內文中的元件。
    第1圖顯示根據所主張之主體的至少一實施例之計算系統100。計算系統100可使用在各種可攜式電子系統中，如可攜式通訊裝置、雙向通訊系統、平板電腦、個人通訊系統(PCS)、可攜式電腦、個人數位助理(PDA)或之類，然而所主張之主體的範圍及應用並不限於這些實例。可使用所主張之主體的其他應用為非可攜式電子應用，如應用在基地台、伺服器、或桌上型電腦中。
    計算系統100可包含一連接系統匯流排104的處理器102。雖然所主張之主體範圍並不限於此態樣，但處理器102可包含例如微處理器、數位信號處理器、微控制器或之類。計算系統100更可包括一記憶體控制器集線器108及一透過加速圖形埠(AGP)或周邊元件互連快捷(PCIe)匯流排106來耦接記憶體控制器集線器108的顯示控制器116。顯示控制器116可產生信號以控制顯示器118。
    記憶體控制器集線器108亦可耦接輸入/輸出(I/O)集線器122。I/O集線器122可控制唯讀光碟記憶體(CD-ROM)驅動器128及硬碟驅動器(HDD)130的運作。此外，I/O集線器122可提供介面給周邊元件互連(PCI)匯流排120及擴充匯流排124。PCI匯流排120可連接網路介面卡(NIC)126。I/O控制器134可連接擴充匯流排124且可控制軟碟驅動器138的運作。另外，I/O控制器134可接收來自滑鼠132及鍵盤136的輸入信號。所主張之主體的範圍及應用並不會受到上述討論之特定元件及整合架構的限制。例如，在不同實施例中，可使用觸控螢幕來取代鍵盤136及滑鼠132以產生輸入信號。
    計算系統100亦可包括經由記憶體匯流排112耦接記憶體控制器集線器108的PCMS記憶體114。記憶體控制器集線器108可包括記憶體控制器(MC)110，其產生可與特定寫入或讀取操作相關的控制信號、位址信號、及資料信號至PCMS 114。記憶體匯流排112可包括用來傳輸資料至PCMS 114及傳輸來自PCMS 114的資料之傳輸線，以及用來儲存資料至PCMS 114和取得來自PCMS 114的資料之控制及位址線。在另一實施例中，可將MC 110整合進處理器102中以提升效能。
    基於說明之目的，第2圖顯示記憶格220-236的包含3x3陣列之PCMS記憶體陣列200。第3圖顯示PCMS記憶格220(類似於第2圖之記憶格220-236之任一者)。一或更多記憶格220可包括PCM元件208及OTS 210。
    記憶體陣列200可包括行線212、214、和216及列線202、204、和206以在寫入或讀取操作期間選擇陣列之特定記憶格。行線212、214、和216及列線202、204、和206亦可稱為「位址線」，因為這些線可用來在寫入(編程)或讀取期間定址記憶格220-236。行線212、214、和216亦可稱為「位元線」，而列線202、204、和206亦可稱為「字組線」。
    PCM元件208可透過OTS 210連接行線212、214、和216並可耦接列線202、204、和206。一或更多OTS 210在寫入或讀取期間可串聯一或更多PCM元件208且可用來存取一或更多PCM元件208。當選擇特定記憶格(例如，第2圖之記憶格232)時，將電壓電位施加至其相關的行線(例如，第2圖之元件212)及列線(例如，第2圖之元件206)。須了解一或更多OTS 210可放置於一或更多PCM元件208與列線202、204、和206之間，其中一或更多PCM元件208係耦接行線212、214、和216。亦須了解在一或更多記憶格220-236內可使用超過一個OTS 210。
    第4圖顯示根據本說明之PCM元件300的一實施例。PCM元件300基於插入於上部電極302與下部電極306間的相變材料304之相變特性而運作。當施加電流時，相變材料304會經歷由於因電極(302和306)及/或透過相變材料304(由焦耳效應)本身產生熱所導致的相變。
    相變材料係為一種具有電特性(例如，電阻)的材料，其可透過施加如熱、光、電壓電位、或電流之能量而改變。相變材料的例子包括雙向(Ovonic)材料及硫屬材料，但並不以此為限。雙向材料係為經過電子或結構改變並當作曾經受到電壓電位、電流、光、熱等的半導體之材料。硫屬材料係為包括週期表(IUPAC編號)之第16族中的至少一元素(例如，碲(Te)、硫(S)、或硒(Se))的材料，通常結合第14族和第15族元素(例如，鍺(Ge)、砷(As)、或銻(Sb))。雙向及硫屬材料可以是非揮發性記憶體材料。在一實施例中，相變材料304可以是具有來自鍺-銻-碲(GexSbyTez)或GeSbTe合金種類之成分的硫屬材料，然而本發明之範圍並不僅限於這些材料。
    PCMS記憶格可藉由施加電脈衝至記憶格來編程或寫入兩個(SET或RESET)記憶體狀態之其一者。電脈衝可因加熱而改變PCM材料之結晶性於實質上結晶態與實質上非晶態之間。SET狀態及RESET狀態係由SET臨界電壓(SET VT)及RESET臨界電壓(RESET VT)所分界。SET VT係低於RESET VT。例如，對於PCMS記憶格，RESET VT可為7伏特且SET VT可為4伏特。為了從SET狀態編程至RESET狀態，會施加電脈衝至PCMS格且由於電流產生熱，使得PCM材料熔化。在關閉電脈衝之後，熔化的材料會冷卻且冷凍在高出二到三數量級之電阻性及非晶的RESET狀態。為了從RESET狀態編程至SET狀態，會施加電脈衝至PCMS格，其造成至少一些非晶RESET相再結晶化並形成較低電阻性的SET狀態。
    舉例來說，在儲存一位元資料的二進制系統中，第一狀態可定義為「1」狀態或SET狀態且第二狀態可定義為「0」狀態或RESET狀態。編程PCMS記憶格的狀態係由感測其VT來決定。如上所述，SET狀態對應於較低的VT，且RESET狀態對應於較高的VT。RESET VT與SET VT之間的差異表示用於記憶體切換的動態範圍。希望能描述SET對RESET狀態之合理的動態範圍(如一伏特)。由於成分及過程中細微的變化，SET VT與RESET VT的分布一般存在於由多個記憶體位元(如1百萬位元(1MB))組成之記憶體區塊內。
    為了確定所選擇之記憶格之狀態，則施加READ存取偏壓至所選擇之行並施加零電壓至所選擇之列。此存取偏壓必須高於最高SET VT但要低於RESET VT。可以相同或幾乎相同的電壓來偏壓所有或幾乎所有的未選擇列和行以降低背景洩漏電流。若PCMS記憶格係處於SET狀態，將顯示較高的電流情況給感測放大器。若PCMS記憶格係處於RESET狀態，將顯示較低的電流情況給感測放大器。
    已知PCM材料會顯示裝置參數的暫時漂移。漂移現象具有實際含義，因為會造成用於記錄及讀取PCMS資訊之可測量裝置參數(如電阻)中的自發變化。如上所論，測量PCMS中的VT以區別兩記憶體狀態，「1」和「0」。由於漂移現象，PCMS格中的VT會隨著時間而增加，而因此在PCMS記憶體裝置中會發生幾個結果：
    (1)剛寫入在很久之前寫入一些SET位元的記憶體區塊之RESET位元會具有過於接近這些SET位元之VT的RESET VT。這是因為SET位元之VT已隨著時間漂移得更高。於是，可能無法正確地偵測出這些位元的狀態。
    (2)剛寫入在很久之前寫入一些RESET位元的區塊之SET位元會具有過低的VT以致於不能提供適當的封鎖能力。亦即，當選擇目標格時，未經選擇位元可能不被適當地封鎖且不小心為偏壓電壓而導通。所以，可妥協將已選擇位元從RESET編程至SET。
    (3)經過很長一段時間後，RESET VT會漂移至比裝置之最大能力更高的電壓。
    藉此，用於依據由記憶體控制器執行之指令的漂移管理之方法可涉及增強PCMS記憶體裝置的可靠度。為了管理漂移，將第一SET或RESET位元寫入第一記憶體區塊的時間被儲存作為關於此記憶體區塊的一SET參考時間或一RESET參考時間。記憶體控制器是否透過寫入SET或RESET位元允許或拒絕後續資料儲存在相同記憶體區塊中係取決於從參考時間經過的時間。若時間經過小於預設時間(例如，相差八個數量級的時間(約莫10ms至10E5 s))，則可能允許在第一記憶體區塊中寫入SET或RESET位元。然而，若時間經過等於或大於預設時間，則可能拒絕在第一記憶體區塊中寫入SET或RESET位元，而若時間經過小於預設時間，則必須將SET或RESET位元寫入第二記憶體區塊。又，在此例中，將傳送第一記憶體區塊中的現存資料至第二或另一記憶體區塊並接著標記第一記憶體區塊為可用的。可事先決定預設時間為從參考時間發生漂移的可允許時間量。由於因漂移造成之裝置參數的變化量係為時間的函數並符合上述漂移管理方法，因此這樣的變化係可預測且可控制的。於是，可藉由漂移管理方法大為提升PCMS記憶體裝置的效能。為了降低或極小化對寫入速度的影響，在記憶體控制器正執行漂移管理指令之同時，可將待寫入記憶體位元的所有資訊至少暫時儲存在緩衝器中。
    第5圖顯示漂移管理方法的一實施例，可用來維持根據本說明之PCMS記憶體裝置中的讀取視窗。當欲將資訊儲存在記憶體位元中時(操作502)，便如操作504中所示執行漂移管理方法以決定是否曾對位元所在的整個記憶體區塊進行第一寫入。若答案為是，則當進行上述操作(寫入SET或RESET狀態)的時間應記錄為關於此記憶體區塊的SET或RESET參考時間(操作508和512)。若答案為否且操作係將SET狀態寫入相同記憶體區塊中的記憶體位元，則將會儲存資訊(操作520)。若答案為否且操作係將RESET狀態寫入相同記憶體區塊中的記憶體位元(操作516)，則從SET參考時間經過的時間將與預設時間比較。若時間經過小於預設時間，則將會儲存資訊，如操作522所示。若時間經過等於或大於預設時間，則於時間經過小於預設時間中將資訊寫入不同記憶體區塊中的記憶體位元(操作518)。藉由上述方法，SET位元之VT會漂移(至較高電壓)期間之時間最大量被限制為預設時間。因此，雖然由於漂移可減少讀取視窗(特徵在於在時間0時的RESET狀態與SET狀態之間的VT之差異)，但當採用漂移管理方法時，可預測並可控制減少之量。
    第6圖顯示可用來維持根據本說明之寫入封鎖之漂移管理方法的一實施例。當欲將資訊儲存在PCMS記憶體位元中時(操作602)，便如操作604中所示地執行漂移管理方法，以決定是否曾對記憶體位元所在的整個記憶體區塊進行第一寫入。若答案為是，則當進行上述操作(寫入SET或RESET狀態)的時間應記錄作為關於此記憶體區塊的SET或RESET參考時間(操作608和612)。若答案為否且操作係將RESET狀態寫入相同記憶體區塊中的記憶體位元，則將會儲存資訊(操作620)。若答案為否且操作係將SET狀態寫入相同記憶體區塊中的記憶體位元，則從關於此記憶體區塊的RESET參考時間經過的時間將與預設時間比較，如操作616中所示。若時間經過小於預設時間，則將會儲存資訊(操作622)。若時間經過等於或大於預設時間，則在小於預設時間之時間經過中，資訊將被寫入不同記憶體區塊中的記憶體位元(操作618)。藉由上述方法，RESET位元之VT會漂移(至較高電壓)期間之時間最大量並不限於預設時間。可控制寫入存取偏壓且可避免在編程期間不小心導通未經選擇的位元。
    第7圖繪示使用本說明之主體的微電子系統700的一實例。微電子系統700可為任何電子裝置，包括但不侷限於如可攜式電腦、行動電話、數位音樂播放器、網路平板、個人數位助理、即時信息裝置、或其他裝置之可攜式裝置。微電子系統700可適用於無線傳送及/或接收資訊，例如透過無線區域網路(WLAN)系統、無線個人區域網路(WPAN)系統、蜂巢式網路及/或無線廣域網路(WWAN)。
    微電子系統700可包括一處理器702、一記憶體704、一輸入/輸出(I/O)裝置708(例如，鍵盤、顯示器等)、及一透過匯流排706彼此耦接的無線介面710。須了解所主張之主體的範圍並不侷限於具有任何或所有這些元件的實施例。
    處理器702可包含例如一或更多微處理器、數位信號處理器、專用積體電路、微控制器或之類。記憶體704可用來儲存傳送至系統700或由系統700傳送的信息。記憶體704亦可選擇性地用來儲存在操作系統700期間由處理器702所執行的指令，且可用來儲存使用者資料。記憶體704可包括至少一記憶體裝置，包含PCMS記憶格及進行漂移管理以控制如本文所論之PCM參數之暫時漂移的記憶體控制器。
    使用者可使用I/O裝置708來產生信息。系統700可使用無線介面710來以射頻(RF)信號傳送信息至無線通訊網路及從中接收信息。無線介面710的實例可包括天線或無線收發器，然而所主張之主體的範圍並不限於此態樣。
    如已由所主張主體之詳細實施例所述，須了解藉由所附的申請專利範圍定義的主體並不受以上說明所述之特定細節限制，在不脫離其精神及範圍下，可能有許多其明顯的變化。
    100‧‧‧計算系統
    102‧‧‧處理器
    104‧‧‧系統匯流排
    106‧‧‧加速圖形埠或周邊元件互連快捷匯流排
    108‧‧‧記憶體控制器集線器
    110‧‧‧記憶體控制器
    112‧‧‧記憶體匯流排
    114‧‧‧PCMS
    116‧‧‧顯示控制器
    118‧‧‧顯示器
    120‧‧‧PCI匯流排
    122‧‧‧I/O集線器
    124‧‧‧擴充匯流排
    126‧‧‧網路介面卡
    128‧‧‧唯讀光碟記憶體驅動器
    130‧‧‧硬碟驅動器
    132‧‧‧滑鼠
    134‧‧‧I/O控制器
    136‧‧‧鍵盤
    138‧‧‧軟碟驅動器
    220-236‧‧‧記憶格
    200‧‧‧PCMS記憶體陣列
    202‧‧‧列線
    204‧‧‧列線
    206‧‧‧列線
    208‧‧‧相變記憶體元件
    210‧‧‧雙向定限開關
    212‧‧‧行線
    214‧‧‧行線
    216‧‧‧行線
    300‧‧‧PCM元件
    302‧‧‧上部電極
    304‧‧‧相變材料
    306‧‧‧下部電極
    700‧‧‧微電子系統
    702‧‧‧處理器
    704‧‧‧記憶體
    706‧‧‧匯流排
    708‧‧‧輸入/輸出裝置
    710‧‧‧無線介面
    在本說明書的結論部分中特別指出並清楚主張本揭露之主體。前述及本揭露之其他特徵將根據結合附圖之下列說明及所附的申請專利範圍變得更充分顯而易見。了解到附圖僅描述幾個依照本揭露的實施例，且因此不視為限制其範圍。將透過使用附圖以附加具體性及細節來說明本揭露，使得更容易確定本揭露之優點，其中：第1圖係顯示一使用依照一或更多實施例之相變裝置的漂移管理之計算系統的示意圖。
    第2圖係顯示一依照一或更多實施例之相變記憶體及開關記憶體陣列的示意圖。
    第3圖係顯示依照一或更多實施例之記憶格內的一相變記憶體元件及一雙向定限開關之示意圖。
    第4圖係顯示依照一或更多實施例之相變記憶體元件內的實體元件之示意圖。
    第5圖係繪示依照一或更多實施例之可用來維持讀取視窗的漂移管理方法之圖示。
    第6圖係繪示依照一或更多實施例之可用來維持寫入封鎖的漂移管理方法之圖示。
    第7圖係依照一或更多實施例的系統之示意圖。
    100‧‧‧計算系統
    102‧‧‧處理器
    104‧‧‧系統匯流排
    106‧‧‧加速圖形埠或周邊元件互連快捷匯流排
    108‧‧‧記憶體控制器集線器
    110‧‧‧記憶體控制器
    112‧‧‧記憶體匯流排
    114‧‧‧PCMS
    116‧‧‧顯示控制器
    118‧‧‧顯示器
    120‧‧‧PCI匯流排
    122‧‧‧I/O集線器
    124‧‧‧擴充匯流排
    126‧‧‧網路介面卡
    128‧‧‧唯讀光碟記憶體驅動器
    130‧‧‧硬碟驅動器
    132‧‧‧滑鼠
    134‧‧‧I/O控制器
    136‧‧‧鍵盤
    138‧‧‧軟碟驅動器
    权利要求:
    Claims (20)
    [1] 一種漂移管理方法，包含：當將一第一記憶體狀態寫入一記憶體裝置之一第一記憶體區塊的一第一記憶體位元時儲存一時間，該記憶體裝置具有二或更多記憶體區塊；在從寫入該第一記憶體狀態開始經過一時間之後，在將一第二記憶體狀態寫入該第一記憶體區塊的記憶體位元之前，比較該時間經過與一預設時間；及若該時間經過等於或大於該預設時間，則將該第二記憶體狀態寫入不同於該第一記憶體區塊的記憶體區塊中的記憶體位元。
    [2] 如申請專利範圍第1項所述之方法，更包含若該時間經過小於該預設時間，則將該第二記憶體狀態寫入該第一記憶體區塊中的記憶體位元。
    [3] 如申請專利範圍第2項所述之方法，更包含在將該第二記憶體狀態寫入記憶體位元之前，儲存該第二記憶體狀態至一緩衝器中。
    [4] 如申請專利範圍第1項所述之方法，更包含若該時間經過等於或大於該預設時間，則傳送在該第一記憶體位元中的該第一記憶體狀態至不同於該第一記憶體區塊的記憶體區塊中之記憶體位元中。
    [5] 如申請專利範圍第1項所述之方法，其中該第一記憶體狀態係為一設定(SET)狀態，且該第二記憶體狀態係為一重設(RESET)狀態。
    [6] 如申請專利範圍第1項所述之方法，其中該第一記憶體狀態係為一重設狀態，且該第二記憶體狀態係為一設定狀態。
    [7] 如申請專利範圍第1項所述之方法，其中當將一第一記憶體狀態寫入一記憶體裝置的一第一記憶體位元時儲存一時間，包含當將一設定或一重設狀態寫入一相變記憶體及開關(PCMS)記憶體裝置的一第一記憶體位元時儲存一時間。
    [8] 如申請專利範圍第1項所述之方法，其中該記憶體裝置包含一非揮發性記憶體。
    [9] 一種記憶體裝置，包含：一相變記憶體及開關(PCMS)記憶格；及一記憶體控制器，能實施漂移管理以控制該PCMS記憶格的漂移。
    [10] 如申請專利範圍第9項所述之記憶體裝置，其中該PCMS記憶格包含一硫屬材料、一雙向(Ovonic)材料、或其組合。
    [11] 如申請專利範圍第9項所述之記憶體裝置，其中該記憶體裝置包含一非揮發性記憶體。
    [12] 如申請專利範圍第9項所述之記憶體裝置，其中為了控制該PCMS記憶格的漂移，該記憶體控制器係配置以：當將一第一記憶體狀態寫入該記憶體裝置之一第一記憶體區塊的一第一記憶體位元時儲存一時間，該記憶體裝置具有二或更多記憶體區塊；在從寫入該第一記憶體狀態開始經過一時間之後，在將一第二記憶體狀態寫入該第一記憶體區塊的記憶體位元之前，比較該時間經過與一預設時間；若該時間經過等於或大於該預設時間，則將該第二記憶體狀態寫入不同於該第一記憶體區塊的記憶體區塊中的記憶體位元；及若該時間經過小於該預設時間，則將該第二記憶體狀態寫入該第一記憶體區塊中的記憶體位元。
    [13] 如申請專利範圍第12項所述之記憶體裝置，其中該記憶體控制器更配置以在將該第二記憶體狀態寫入記憶體位元之前，儲存該第二記憶體狀態至一緩衝器中。
    [14] 如申請專利範圍第12項所述之記憶體裝置，其中該記憶體控制器更配置以若該時間經過等於或大於該預設時間，則傳送在該第一記憶體位元中的該第一記憶體狀態至不同於該第一記憶體區塊的記憶體區塊中之記憶體位元中。
    [15] 一種系統，包含：一處理器；及一記憶體裝置，耦接於該處理器，該記憶體裝置包含一相變記憶體及開關(PCMS)記憶格及一記憶體控制器，其配置以控制該相變記憶體及開關(PCMS)記憶格的漂移。
    [16] 如申請專利範圍第15項所述之系統，其中該處理器包含一微處理器、一數位信號處理器、一專用積體電路、一微控制器、或其組合。
    [17] 如申請專利範圍第15項所述之系統，其中該記憶體控制器係配置以：當將一第一記憶體狀態寫入該記憶體裝置之一第一記憶體區塊中的一第一記憶體位元時儲存一時間，該記憶體裝置具有二或更多記憶體區塊；在從寫入該第一記憶體狀態開始經過一時間之後，在將一第二記憶體狀態寫入該第一記憶體區塊的記憶體位元之前，比較該時間經過與一預設時間；若該時間經過等於或大於該預設時間，則將該第二記憶體狀態寫入不同於該第一記憶體區塊的記憶體區塊中的記憶體位元；及若該時間經過小於該預設時間，則將該第二記憶體狀態寫入該第一記憶體區塊中的記憶體位元。
    [18] 如申請專利範圍第15項所述之系統，更包含耦接於該處理器的一輸入/輸出裝置及一無線介面。
    [19] 如申請專利範圍第15項所述之系統，其中該PCMS記憶格包含一硫屬材料、一雙向(Ovonic)材料、或其組合。
    [20] 如申請專利範圍第15項所述之系統，其中該記憶體裝置包含一非揮發性記憶體。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI493547B|2015-07-21|相變記憶體及開關（ｐｃｍｓ）記憶體裝置中之漂移管理
    TWI480874B|2015-04-11|判定相位改變記憶體之存取資訊的方法，裝置及系統
    US7778079B2|2010-08-17|Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
    US8183565B2|2012-05-22|Programmable resistance memory array with dedicated test cell
    US20100232205A1|2010-09-16|Programmable resistance memory
    EP2973579B1|2018-07-04|Phase change memory mask
    US9514813B2|2016-12-06|Resistive memory device, resistive memory system, and operating method thereof
    US9583189B2|2017-02-28|Memory device, operating and control method thereof
    US9899081B2|2018-02-20|Resistive memory device and a memory system including the same
    KR20150144177A|2015-12-24|저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
    EP3547318B1|2022-02-09|Tailoring current magnitude and duration during a programming pulse for a memory device
    US20190122729A1|2019-04-25|Selective performance level modes of operation in a non-volatile memory
    US10553286B2|2020-02-04|Tailoring timing offsets during a programming pulse for a memory device
    KR20200083917A|2020-07-09|버퍼 리셋 커맨드를 이용하는 메모리 관리
    JP5968868B2|2016-08-10|少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
    US10090029B2|2018-10-02|Electronic device for suppressing read disturbance and method of driving the same
    US20190332322A1|2019-10-31|Memory system including resistive variable memory device and operating method thereof
    CN113853654A|2021-12-28|存储器器件及其控制方法
    同族专利:
    公开号 | 公开日
    TWI493547B|2015-07-21|
    WO2012177698A2|2012-12-27|
    US20120331204A1|2012-12-27|
    KR101895393B1|2018-09-06|
    CN103620689B|2016-02-17|
    KR20140012185A|2014-01-29|
    KR101576519B1|2015-12-10|
    CN103620689A|2014-03-05|
    KR20150144810A|2015-12-28|
    WO2012177698A3|2013-03-07|
    US9021227B2|2015-04-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI719082B|2015-12-26|2021-02-21|美商英特爾公司|具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法|US7457146B2|2006-06-19|2008-11-25|Qimonda North America Corp.|Memory cell programmed using a temperature controlled set pulse|
    TWI320180B|2007-01-12|2010-02-01||A driving method and a driving system for writing the phase change memory|
    KR20080081656A|2007-03-06|2008-09-10|한국전자통신연구원|상 변화 메모리에서의 쓰기 전력 감소를 위한 선택적데이터 쓰기 장치 및 방법|
    US7796424B2|2007-06-21|2010-09-14|Qimonda North America Corp.|Memory device having drift compensated read operation and associated method|
    KR101308549B1|2007-07-12|2013-09-13|삼성전자주식회사|멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법|
    KR100909770B1|2007-08-10|2009-07-29|주식회사 하이닉스반도체|상 변화 메모리 장치의 구동 방법|
    US8453022B2|2007-12-05|2013-05-28|Densbits Technologies Ltd.|Apparatus and methods for generating row-specific reading thresholds in flash memory|
    KR20090126587A|2008-06-04|2009-12-09|삼성전자주식회사|상 변화 메모리 장치 및 그것의 읽기 방법|
    US8009455B2|2009-01-20|2011-08-30|Ovonyx, Inc.|Programmable resistance memory|
    US7929338B2|2009-02-24|2011-04-19|International Business Machines Corporation|Memory reading method for resistance drift mitigation|
    KR101594124B1|2009-04-09|2016-02-16|삼성전자주식회사|비휘발성 램, 이를 포함하는 솔리드 스테이트 드라이브, 및 이를 포함하는 컴퓨터 시스템|
    US9021227B2|2011-06-22|2015-04-28|Intel Corporation|Drift management in a phase change memory and switch memory device|
    WO2013095385A1|2011-12-20|2013-06-27|Intel Corporation|Apparatus and method for phase change memory drift management|US9021227B2|2011-06-22|2015-04-28|Intel Corporation|Drift management in a phase change memory and switchmemory device|
    WO2013095465A1|2011-12-21|2013-06-27|Intel Corporation|High-performance storage structures and systems featuring multiple non-volatile memories|
    US9870169B2|2015-09-04|2018-01-16|Intel Corporation|Interleaved all-level programming of non-volatile memory|
    US10126958B2|2015-10-05|2018-11-13|Intel Corporation|Write suppression in non-volatile memory|
    KR20180081333A|2017-01-06|2018-07-16|삼성전자주식회사|저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법|
    KR20180083619A|2017-01-13|2018-07-23|삼성전자주식회사|저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법|
    US10083751B1|2017-07-31|2018-09-25|Micron Technology, Inc.|Data state synchronization|
    KR20200016678A|2018-08-07|2020-02-17|삼성전자주식회사|저항성 메모리 장치의 열화 감지 방법 및 시스템|
    KR20200016677A|2018-08-07|2020-02-17|삼성전자주식회사|저항성 메모리 장치의 열화 보상 방법 및 시스템|
    US10916324B2|2018-09-11|2021-02-09|Micron Technology, Inc.|Data state synchronization involving memory cells having an inverted data state written thereto|
    WO2021096288A1|2019-11-15|2021-05-20|김준성|칼코겐 화합물을 포함하는 메모리 셀을 위한 조성물, 구조, 제조 방법 및 작동 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/166,214|US9021227B2|2011-06-22|2011-06-22|Drift management in a phase change memory and switchmemory device|
    [返回顶部]